引言

         目前借尿，儀表放大器電路的實(shí)現(xiàn)方法主要分為兩大類：第一類由分立元件組合而成;另一類由單片集成芯片直接實(shí)現(xiàn)。根據(jù)現(xiàn)有元器件矛物，分別以單運(yùn)放LM741和OP07茫死，集成四運(yùn)放LM324和單片集成芯片AD620為核心，設(shè)計(jì)出四種儀表放大器電路方案泽谨。方案1 由3個(gè)通用型運(yùn)放LM741組成三運(yùn)放儀表放大器電路形式璧榄，輔以相關(guān)的電阻外圍電路特漩，加上A1吧雹，A2同相輸入端的橋式信號(hào)輸入電路，如下文所示涂身。

一雄卷、概述：
        隨著電子技術(shù)的飛速發(fā)展，運(yùn)算放大電路也得到廣泛的應(yīng)用蛤售。儀表放大器是一種精密差分電壓放大器丁鹉，它源于運(yùn)算放大器，且優(yōu)于運(yùn)算放大器拥宜。儀表放大器把關(guān)鍵元件集成在放大器內(nèi)部榆博，其獨(dú)特的結(jié)構(gòu)使它具有高共模抑制比、高輸入阻抗挺赞、低噪聲侧焚、低線性誤差、低失調(diào)漂移增益設(shè)置靈活和使用方便等特點(diǎn)津阻，使其在數(shù)據(jù)采集摆地、傳感器信號(hào)放大、高速信號(hào)調(diào)節(jié)宵渡、醫(yī)療儀器和高檔音響設(shè)備等方面倍受青睞增量。儀表放大器是一種具有差分輸入和相對(duì)參考端單端輸出的閉環(huán)增益組件，具有差分輸出和相對(duì)參考端的單端輸出狰碟。與運(yùn)算放大器不同之處是運(yùn)算放大器的閉環(huán)增益是由反相輸入端與輸出端之間連接的外部電阻決定童唧，而儀表放大器則使用與輸入端隔離的內(nèi)部反饋電阻網(wǎng)絡(luò)。儀表放大器的 2 個(gè)差分輸入端施加輸入信號(hào)钉呐，其增益即可由內(nèi)部預(yù)置镐胃，也可由用戶通過(guò)引腳內(nèi)部設(shè)置或者通過(guò)與輸入信號(hào)隔離的外部增益電阻預(yù)置。
 
二、儀表放大器電路的構(gòu)成及原理
        儀表放大器電路的典型結(jié)構(gòu)如圖1所示滓窍。它主要由兩級(jí)差分放大器電路構(gòu)成卖词。其中，運(yùn)放A1吏夯，A2為同相差分輸入方式此蜈，同相輸入可以大幅度提高電路的輸入阻抗，減小電路對(duì)微弱輸入信號(hào)的衰減;差分輸入可以使電路只對(duì)差模信號(hào)放大噪生，而對(duì)共模輸入信號(hào)只起跟隨作用裆赵，使得送到后級(jí)的差模信號(hào)與共模信號(hào)的幅值之比 (即共模抑制比CMRR)得到提高。這樣在以運(yùn)放A3為核心部件組成的差分放大電路中跺嗽，在CMRR要求不變情況下战授，可明顯降低對(duì)電阻R3和R4，Rf和R5的精度匹配要求桨嫁，從而使儀表放大器電路比簡(jiǎn)單的差分放大電路具有更好的共模抑制能力植兰。在R1=R2，R3=R4璃吧，Rf=R5的條件下楣导，圖1電路的增益為：G=(1+2R1/Rg)(Rf/R3)。由公式可見忌颠，電路增益的調(diào)節(jié)可以通過(guò)改變 Rg阻值實(shí)現(xiàn)漏匿。

三、儀表放大器電路設(shè)計(jì)及應(yīng)用
 
        目前敲非，儀表放大器電路的實(shí)現(xiàn)方法主要分為兩大類：第一類由分立元件組合而成;另一類由單片集成芯片直接實(shí)現(xiàn)衅洞。根據(jù)現(xiàn)有元器件，分別以單運(yùn)放LM741和OP07笋窍，集成四運(yùn)放LM324和單片集成芯片AD620為核心流肢，設(shè)計(jì)出四種儀表放大器電路方案。
 
        方案1 由3個(gè)通用型運(yùn)放LM741組成三運(yùn)放儀表放大器電路形式凰茫，輔以相關(guān)的電阻外圍電路琅戏，加上A1，A2同相輸入端的橋式信號(hào)輸入電路必工，如圖2所示择常。

        圖2中的A1～A3分別用LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同球垂。
 
        方案2 由3個(gè)精密運(yùn)放OP07組成滋戳，電路結(jié)構(gòu)與原理和圖2相同(用3個(gè)OP07分別代替圖2中的A1～A3)。

[DividePage:NextPage]

        方案3 以一個(gè)四運(yùn)放集成電路LM324為核心實(shí)現(xiàn)啥刻，如圖3所示奸鸯。它的特點(diǎn)是將4個(gè)功能獨(dú)立的運(yùn)放集成在同一個(gè)集成芯片里咪笑，這樣可以大大減少各運(yùn)放由于制造工藝不同帶來(lái)的器件性能差異;采用統(tǒng)一的電源，有利于電源噪聲的降低和電路性能指標(biāo)的提高娄涩，且電路的基本工作原理不變窗怒。

        方案4 由一個(gè)單片集成芯片AD620實(shí)現(xiàn)，如圖4所示蓄拣。它的特點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單：一個(gè)AD620扬虚，一個(gè)增益設(shè)置電阻Rg，外加工作電源就可以使電路工作球恤，因此設(shè)計(jì)效率最高辜昵。圖4中電路增益計(jì)算公式為：G=49.4K/Rg+1。 實(shí)現(xiàn)儀表放大器電路的四種方案中咽斧，都采用4個(gè)電阻組成電橋電路的形式堪置，將雙端差分輸入變?yōu)閱味说男盘?hào)源輸入。性能測(cè)試主要是從信號(hào)源Vs的最大輸入和Vs最小輸入糯锦、電路的最大增益及共模抑制比幾方面進(jìn)行仿真和實(shí)際電路性能測(cè)試攒陋。測(cè)試數(shù)據(jù)分別見表1和表2。其中赃律，Vs最大(小)輸入是指在給定測(cè)試條件下薯荷，使電路輸出不失真時(shí)的信號(hào)源最大(小)輸入;最大增益是指在給定測(cè)試條件下凳慈，使輸出不失真時(shí)可以實(shí)現(xiàn)的電路最大增益值咆比。共模抑制比由公式KCMRR=20|g | AVd/AVC|(dB)計(jì)算得出。

        說(shuō)明：(1)f為Vs輸入信號(hào)的頻率;
 
        (2)表格中的電壓測(cè)量數(shù)據(jù)全部以峰峰值表示;
 
        (3)由于仿真器件原因氨缅，實(shí)驗(yàn)中用Multisim對(duì)方案3的仿真失效扩芋，表1中用“-”表示失效數(shù)據(jù);
 
        (4)表格中的方案1～4依次分別表示以LM741，OP07妖局，LM324和AD620為核心組成的儀表放大器電路聪痢。
 
        由表1和表2可見，仿真性能明顯優(yōu)于實(shí)際測(cè)試性能细企。這是因?yàn)榉抡骐娐返男阅芑旧鲜怯煞抡嫫骷男阅芎碗娐返慕Y(jié)構(gòu)形式確定的翼袒，沒(méi)有外界干擾因素，為理想條件下的測(cè)試;而實(shí)際測(cè)試電路由于受環(huán)境干擾因素(如環(huán)境溫度屯掖、空間電磁干擾等)玄柏、人為操作因素、實(shí)際測(cè)試儀器精確度贴铜、準(zhǔn)確度和量程范圍等的限制粪摘，使測(cè)試條件不夠理想，測(cè)量結(jié)果具有一定的誤差绍坝。在實(shí)際電路設(shè)計(jì)過(guò)程中徘意，仿真與實(shí)際測(cè)試各有所長(zhǎng)苔悦。一般先通過(guò)仿真測(cè)試，初步確定電路的結(jié)構(gòu)及器件參數(shù)椎咧，再通過(guò)實(shí)際電路測(cè)試玖详，改進(jìn)其具體性能指標(biāo)及參數(shù)設(shè)置。這樣勤讽，在保證電路功能竹宋、性能的前提下，大大提高電路設(shè)計(jì)的效率地技。
 
        由表2的實(shí)測(cè)數(shù)據(jù)可以看出：方案2在信號(hào)輸入范圍(即Vs的最大蜈七、最小輸入)、電路增益墅纲、共模抑制比等方面的性能表現(xiàn)為最優(yōu)薛津。在價(jià)格方面，它比方案1和方案3的成本高一點(diǎn)游淆，但比方案4便宜很多症妻。因此，在四種方案中擎丘，方案2的性價(jià)比最高追临。方案4除最大增益相對(duì)小點(diǎn)，其他性能僅次于方案2边久，具有電路簡(jiǎn)單蘑弊，性能優(yōu)越，節(jié)省設(shè)計(jì)空間等優(yōu)點(diǎn)遏治。成本高是方案4的最大缺點(diǎn)掘缭。方案1和方案3在性能上的差異不大，方案3略優(yōu)于方案1鸵安，且它們同時(shí)具有絕對(duì)的價(jià)格優(yōu)勢(shì)觅冈，但性能上不如方案2和方案4好。
 
        綜合以上分析昵慌，方案2和方案4適用于對(duì)儀表放大器電路有較高性能要求的場(chǎng)合假夺，方案2性價(jià)比最高，方案4簡(jiǎn)單斋攀、高效已卷，但成本高。方案1和方案3適用于性能要求不高且需要節(jié)約成本的場(chǎng)合蜻韭。針對(duì)具體的電路設(shè)計(jì)要求悼尾，選取不同的方案，以達(dá)到最優(yōu)的資源利用肖方。電路的設(shè)計(jì)方案確定以后闺魏，在具體的電路設(shè)計(jì)過(guò)程中未状，要注意以下幾個(gè)方面：

[DividePage:NextPage]

     (1)注意關(guān)鍵元器件的選取，比如對(duì)圖2所示電路析桥，要注意使運(yùn)放A1司草，A2的特性盡可能一致;選用電阻時(shí)，應(yīng)該使用低溫度系數(shù)的電阻泡仗，以獲得盡可能低的漂移;對(duì)R3埋虹，R4，R5和R6的選擇應(yīng)盡可能匹配裁愉。
 
        (2)要注意在電路中增加各種抗干擾措施驳辖，比如在電源的引入端增加電源退耦電容，在信號(hào)輸入端增加RC低通濾波或在運(yùn)放A1属缚，A2的反饋回路增加高頻消噪電容体咽，在PCB設(shè)計(jì)中精心布局合理布線，正確處理地線等隧鸠，以提高電路的抗干擾能力飒迅，最大限度地發(fā)揮電路的性能。
 
四懊玖、儀表放大器的特點(diǎn)：
 
        ● 高共模抑制比
 
        共模抑制比(CMRR) 則是差模增益( A d) 與共模增益( Ac) 之比泌弧，即：CMRR = 20lg | Ad/ Ac | dB ;儀表放大器具有很高的共模抑制比，CMRR 典型值為 70～100 dB 以上力鹰。
 
        ● 高輸入阻抗
 
        要求儀表放大器必須具有極高的輸入阻抗翻框，儀表放大器的同相和反相輸入端的阻抗都很高而且相互十分平衡，其典型值為 109～1012Ω妖坡。
 
        ● 低噪聲
 
        由于儀表放大器必須能夠處理非常低的輸入電壓窗悯，因此儀表放大器不能把自身的噪聲加到信號(hào)上，在 1 kHz 條件下偷拔，折合到輸入端的輸入噪聲要求小于 10 nV/ Hz.
 
        ● 低線性誤差
 
        輸入失調(diào)和比例系數(shù)誤差能通過(guò)外部的調(diào)整來(lái)修正，但是線性誤差是器件固有缺陷亏钩，它不能由外部調(diào)整來(lái)消除莲绰。一個(gè)高質(zhì)量的儀表放大器典型的線性誤差為 0. 01 % ，有的甚至低于 0. 0001 %.
 
        ● 低失調(diào)電壓和失調(diào)電壓漂移
 
        儀表放大器的失調(diào)漂移也由輸入和輸出兩部分組成姑丑，輸入和輸出失調(diào)電壓典型值分別為 100μV 和2 mV.
 
        ● 低輸入偏置電流和失調(diào)電流誤差
 
        雙極型輸入運(yùn)算放大器的基極電流蛤签，F(xiàn)ET 型輸入運(yùn)算放大器的柵極電流，這個(gè)偏置電流流過(guò)不平衡的信號(hào)源電阻將產(chǎn)生一個(gè)失調(diào)誤差栅哀。雙極型輸入儀表放大器的偏置電流典型值為 1 nA～50 pA ;而 FET 輸入的儀表放大器在常溫下的偏置電流典型值為 50 pA.
 
        ● 充裕的帶寬
 
        儀表放大器為特定的應(yīng)用提供了足夠的帶寬震肮，典型的單位增益小信號(hào)帶寬在 500 kHz～4 MHz 之間。
 
        ● 具有“檢測(cè)”端和“參考”端
 
        儀表放大器的獨(dú)特之處還在于帶有“檢測(cè)”端和“參考”端留拾，允許遠(yuǎn)距離檢測(cè)輸出電壓而內(nèi)部電阻壓降和地線壓降( IR) 的影響可減至最小戳晌。

聲明：本網(wǎng)站所收集的部分公開資料來(lái)源于互聯(lián)網(wǎng)鲫尊，轉(zhuǎn)載的目的在于傳遞更多信息及用于網(wǎng)絡(luò)分享，并不代表本站贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)沦偎，也不構(gòu)成任何其他建議模博。本站部分作品是由網(wǎng)友自主投稿和發(fā)布、編輯整理上傳鹤仲，對(duì)此類作品本站僅提供交流平臺(tái)攘调，不為其版權(quán)負(fù)責(zé)。如果您發(fā)現(xiàn)網(wǎng)站上所用視頻壕赘、圖片拾哈、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)第一時(shí)間告知铐儡，我們將根據(jù)您提供的證明材料確認(rèn)版權(quán)并按國(guó)家標(biāo)準(zhǔn)支付稿酬或立即刪除內(nèi)容榨豹，以保證您的權(quán)益！聯(lián)系電話：010-58612588 或 Email:editor@mmsonline.com.cn菠珍。