在設(shè)計大型FPGA信號處理系統(tǒng)時,設(shè)計師往往需要很長的仿真時間硫舞。FPGA設(shè)計工具(例如賽靈思的System Generator for DSP)通過提供穩(wěn)固的硬件在環(huán)路(hardware-in-the-loop)接口,允許用戶直接利用FPGA硬件進(jìn)行設(shè)計仿真,從而解決仿真時間過長的問題。這些接口允許用戶利用硬件進(jìn)行部分設(shè)計仿真,從而在相當(dāng)程度上加快了仿真速度(通痴а可達(dá)一個數(shù)量級或更多)铅惋。同時,利用硬件在環(huán)接口還使系統(tǒng)具備了實(shí)時FPGA硬件調(diào)試和驗(yàn)證功能。

System Generator for DSP提供適用于多種FPGA開發(fā)平臺的硬件在環(huán)路接口,這些平臺所提供的供PC機(jī)與FPGA硬件通訊的物理接口往往不同椰锹。例如,一個JTAG協(xié)同仿真接口就允許任何帶JTAG接頭的FPGA與賽靈思的FPGA在System Generator for DSP中進(jìn)行協(xié)同仿真泪滥。有些其它板卡(例如XtremeDSP開發(fā)套件)則通過PCI總線與計算機(jī)進(jìn)行通訊。到目前為止,仍然只有那些直接通過PCI或PCMCIA接口與PC機(jī)連接的開發(fā)板,能夠進(jìn)行存儲帶寬和數(shù)據(jù)吞吐量要求較高(例如視頻和圖像處理)的系統(tǒng)協(xié)同仿真啰蹲。

通過以太網(wǎng)進(jìn)行協(xié)同仿真

System Generator for DSP 8.1中包含一個新的以太網(wǎng)協(xié)同仿真接口,這個接口首次使賽靈思的ML402開發(fā)平臺具備了高帶寬協(xié)同仿真能力园凫。ML402開發(fā)板可通過一根標(biāo)準(zhǔn)以太網(wǎng)電纜直接與PC機(jī)連接,或通過網(wǎng)絡(luò)與PC機(jī)遠(yuǎn)程連接。

該接口的核心是賽靈思的三模以太網(wǎng)MAC核,支持10/100/1,000Mbps的半雙工和全雙工工作模式懒竖。當(dāng)設(shè)計人員通過使用以太網(wǎng)硬件協(xié)同仿真接口生成一個設(shè)計時,System Generator for DSP將自動在設(shè)計周圍建立必要的邏輯,從而在仿真的過程中通過以太網(wǎng)連接與FPGA進(jìn)行通信(如圖1所示)十碗。

你還可以雙擊任意一個設(shè)計的System Generator模塊打開它的參數(shù)配置對話框,從而生成一個用于以太網(wǎng)硬件協(xié)同仿真的設(shè)計。在編譯菜單下,選擇硬件協(xié)同仿真菜單下的ML402/以太網(wǎng)編譯選項(xiàng)舅洋。此時,我們可以在以太網(wǎng)協(xié)同仿真的兩種模式中選擇一種汉惫。

圖1:采用以太網(wǎng)硬件協(xié)同仿真接口的FPGA結(jié)構(gòu)框圖。

1. 基于網(wǎng)絡(luò)的協(xié)同仿真

第一種模式是通過基于網(wǎng)絡(luò)的接口進(jìn)行協(xié)同仿真著摔。有了基于網(wǎng)絡(luò)的接口,我們就可以對一個連接到標(biāo)準(zhǔn)IPv4網(wǎng)絡(luò)下的FPGA硬件進(jìn)行協(xié)同仿真缓窜。標(biāo)準(zhǔn)IPv4網(wǎng)絡(luò)如今幾乎無所不在,因此,基于網(wǎng)絡(luò)的接口就為我們提供了一種十分方便的方式,與一個連接到有線或無線網(wǎng)絡(luò)的遠(yuǎn)程FPGA開發(fā)板進(jìn)行通訊。這種接口在后臺管理通訊和錯誤處理(丟包重傳)的細(xì)節(jié)問題谍咆。System Generator for DSP則根據(jù)ML402開發(fā)板的IP地址決定在協(xié)同仿真時應(yīng)該與哪一個平臺通訊禾锤。

2. 點(diǎn)對點(diǎn)的協(xié)同仿真

第二種以太網(wǎng)協(xié)同仿真模式是一種點(diǎn)對點(diǎn)的接口,該接口使用原始的以太網(wǎng)幀來實(shí)現(xiàn)通過數(shù)據(jù)鏈路層與ML402板進(jìn)行高帶寬通訊。與基于網(wǎng)絡(luò)的接口相比,點(diǎn)對點(diǎn)接口注重的是一個本地以太網(wǎng)段上的底層通訊摹察。協(xié)同仿真的數(shù)據(jù)通過一根直接將ML402板卡連接到PC的標(biāo)準(zhǔn)UTP以太網(wǎng)電纜傳輸,因此要求PC機(jī)上必須具備可用的以太網(wǎng)插口恩掷。

點(diǎn)對點(diǎn)接口支持千兆位以太網(wǎng)標(biāo)準(zhǔn),因而在配置成巨型幀(Jumbo Frame)時能夠充分支撐大數(shù)據(jù)量傳輸?shù)男阅堋２捎眠@種接口之后,即便是對帶寬最密集的應(yīng)用也能進(jìn)行協(xié)同仿真港粱。

器件配置

以上兩種以太網(wǎng)協(xié)同仿真接口均支持一種新的器件配置方法,即利用賽靈思的System ACE方案通過一根以太網(wǎng)電纜實(shí)現(xiàn)器件配置螃成。配置過程與協(xié)同仿真采用相同的以太網(wǎng)連接,因而無需第二根編程電纜(例如賽靈思的Parallel Cable IV或Platform Cable USB)。ML402開發(fā)板上安裝了一塊CF卡,其中包含專用的引導(dǎo)載入程序(Boot-loader)鏡像,在上電時會自動載入FPGA中查坪。該鏡像允許在仿真開始時,利用由以太網(wǎng)電纜送來的新FPGA協(xié)同仿真位流重新配置FPGA寸宏。整個配置過程均由System Generator for DSP透明處理。

設(shè)計舉例

System Generator for DSP 8.1軟件工具中包含一個名為conv5×5_video_ex的5×5濾波器算子設(shè)計模型偿曙。該設(shè)計向我們展示了如何利用n抽頭的MAC FIR濾波器高效地實(shí)現(xiàn)一個二維圖像濾波器氮凝。

圖4:用于DSP5×5濾波器運(yùn)算的系統(tǒng)發(fā)生器。

圖5:System Generator for DSP5×5中濾波器視頻流測試平臺

圖6:System Generator for DSP 5×5濾波器測試平臺的結(jié)果

該設(shè)計中還包含一個硬件協(xié)同仿真測試平臺,用于以實(shí)時幀速率通過其5×5內(nèi)核傳送一個循環(huán)視頻序列(Looped Video Sequence)附直。在每個仿真周期都有一個視頻幀被發(fā)送給FPGA進(jìn)行處理,每個視頻幀進(jìn)入FPGA后都會由一個5x5的內(nèi)核對其進(jìn)行濾波,然后將其送回PC,由Simulink分析黎蠢。仿真過程中,兩個Simulink Matrix Viewer模塊顯示出未經(jīng)濾波和已經(jīng)濾波后的圖像,通過測試平臺的數(shù)據(jù)如圖2所示。

圖2:選用以太硬件協(xié)仿真作為系統(tǒng)發(fā)生器編輯類型矢锯。

基準(zhǔn)測試

以上這個5×5濾波器設(shè)計的例子是針對點(diǎn)對點(diǎn)以太網(wǎng)硬件協(xié)同仿真進(jìn)行編譯的,并利用ML402開發(fā)板進(jìn)行協(xié)同仿真岔歼。我們對硬件仿真速度與軟件仿真速度進(jìn)行了比較秋贤。測試基準(zhǔn)特別考慮了每秒被讀回的已處理的幀數(shù)目,并將得到的結(jié)果與對單個幀進(jìn)行濾波操作所需的軟件仿真時間進(jìn)行比較。

圖3總結(jié)了與純軟件仿真相比,以太網(wǎng)協(xié)同仿真所實(shí)現(xiàn)的仿真加速帘既。結(jié)果表明,仿真速度提高了大約50~1,000倍爬喝。在現(xiàn)實(shí)設(shè)計中,仿真速度能夠提高的程度會隨設(shè)計復(fù)雜度、I/O口的個數(shù)以及I/O數(shù)據(jù)量等因素的不同而有所變化顷敞。圖3還反映了與以太網(wǎng)設(shè)置相關(guān)的另外兩個重要因素-鏈接速度與最大幀尺寸,這兩個因素也會影響協(xié)同仿真的性能程鸵。

圖3:指定ML402板的IP地址用于以太硬件協(xié)仿真。

隨著網(wǎng)絡(luò)連接速度不斷增快,仿真時間會急劇縮短,因?yàn)榭捎糜趥魉蛥f(xié)同仿真數(shù)據(jù)的帶寬將越來越大蒜吱。由于千兆位連接允許出現(xiàn)巨型幀,因此通過增大最大幀尺寸還能進(jìn)一步提升協(xié)同仿真的性能,從而保證實(shí)現(xiàn)最高效率的突發(fā)數(shù)據(jù)傳輸频僵。

本文小結(jié)

System Generator for DSP的以太網(wǎng)硬件協(xié)同仿真接口為在ML402平臺上仿真視頻和圖像處理應(yīng)用提供了一個方便的高帶寬方案。有了這些接口,我們就可以仿真遠(yuǎn)程FPGA平臺,或者仿真一個通過以太網(wǎng)電纜直接連接到主PC機(jī)的開發(fā)板,從而提高仿真性能诚凰。利用SystemACE方案,還可以通過以太網(wǎng)連接進(jìn)行器件配置,省去了第二根編程電纜嫌术。從測試結(jié)果中我們可以看出,這類接口可將仿真速度提升幾個數(shù)量級。

作者:

Ben Chan

軟件工程師

ben.chan@(暫不可見)

Nabeel Shirazi

高級軟件工程師

nabeel.shirazi@(暫不可見)

Jonathan Ballagh

軟件工程師

jonathan.ballagh@(暫不可見)

賽靈思公司

聲明：本網(wǎng)站所收集的部分公開資料來源于互聯(lián)網(wǎng)牌借，轉(zhuǎn)載的目的在于傳遞更多信息及用于網(wǎng)絡(luò)分享蛉威，并不代表本站贊同其觀點(diǎn)和對其真實(shí)性負(fù)責(zé)，也不構(gòu)成任何其他建議走哺。本站部分作品是由網(wǎng)友自主投稿和發(fā)布、編輯整理上傳哲虾，對此類作品本站僅提供交流平臺丙躏，不為其版權(quán)負(fù)責(zé)。如果您發(fā)現(xiàn)網(wǎng)站上所用視頻束凑、圖片晒旅、文字如涉及作品版權(quán)問題，請第一時間告知汪诉，我們將根據(jù)您提供的證明材料確認(rèn)版權(quán)并按國家標(biāo)準(zhǔn)支付稿酬或立即刪除內(nèi)容废恋，以保證您的權(quán)益！聯(lián)系電話：010-58612588 或 Email:editor@mmsonline.com.cn扒寄。