在設(shè)計(jì)大型FPGA信號(hào)處理系統(tǒng)時(shí),設(shè)計(jì)師往往需要很長(zhǎng)的仿真時(shí)間只冻。FPGA設(shè)計(jì)工具(例如賽靈思的System Generator for DSP)通過(guò)提供穩(wěn)固的硬件在環(huán)路(hardware-in-the-loop)接口,允許用戶(hù)直接利用FPGA硬件進(jìn)行設(shè)計(jì)仿真,從而解決仿真時(shí)間過(guò)長(zhǎng)的問(wèn)題。這些接口允許用戶(hù)利用硬件..